【华泰电子】华为提出"τ定律"：新价值尺度，从底层理念重构产业价值链

5月25日IS­C­AS 2026，华为何庭波正式发布"τ定律"，华为已基于该框架流片381颗芯片，目标2031年高端芯片达1.4nm制程等效水平。

τ定律：核心是时间维缩放，以降低信号时间常数τ为目标，通过逻辑折叠、3D堆叠、跨层级协同优化， 摩尔定律是通过几何缩放做小晶体管，依赖EUV光刻，已撞物理墙（量子隧穿）和经济墙，τ定律是在不依赖最先进制程的前提下持续提升芯片有效性能密度。基于2020-2026年间381颗芯片的量产经验，华为展示了在手机SoC与AI系统中的验证成果。

移动SoC τ sc­a­l­i­ng：逻辑折叠（Lo­g­i­c­F­o­l­d­i­ng）技术将数字、模拟和存储电路分布在垂直堆叠的有源层上，通过超细间距混合键合连接，在固定工艺节点下实现晶体管密度跃升 55%、能效提升 41%。未来，手机SoC将从局部关键路径折叠走向3层、4层及以上的全规模折叠。

AI领域τ sc­a­l­i­ng：统一总线+NPO+3D封装。华为推出NPO光引擎Hi-ONE，提供8Tb/s模块带宽，Se­r­D­es距离从~100cm缩至~5cm，传统2.5D封装中，计算能力按面积N²增长，但位于边缘的存储带宽、供电和I/O仅按周长N增长，未来将引入3D封装使其同样按照N²增长。未来910C、950以及后续990将用ch­i­p­l­et、2.5D、3D封装、微凸点与混合键合制造，2030年990芯片将引入Lo­g­i­c­F­o­l­d­i­ng

华为τ sc­a­l­i­ng展望：2029年CPU核心性能频率有望达到4GHz以上；麒麟SoC在典型使用场景下的效率预计在三到五年内提升一倍以上；2035年AI硬件集成度有望增长100倍以上

国产先进制造产业链充分受益